Gerbang logika: Perbedaan antara revisi
Impor teks terkontrol dari Wikipedia bahasa Indonesia; revisi 28010242; atribusi sumber disertakan. |
Presentation V4: sitasi, referensi, Math, Wikimedia Commons, dan atribusi |
||
| Baris 1: | Baris 1: | ||
'''Gerbang logika''' atau '''gerbang logik''' adalah suatu entitas dalam [[elektronika]] dan [[aljabar Boolean|matematika Boolean]] yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal keluaran logik. Gerbang logika terutama diimplementasikan secara elektronis menggunakan [[diode]] atau [[transistor]], akan tetapi dapat pula dibangun menggunakan susunan komponen-komponen yang memanfaatkan sifat-sifat [[elektromagnetik]] (''relay''), [[cairan]], [[optik]] dan bahkan [[mesin|mekanik]]. | '''Gerbang logika''' atau '''gerbang logik''' adalah suatu entitas dalam [[elektronika]] dan [[aljabar Boolean|matematika Boolean]] yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal keluaran logik.<ref>[https://www.techtarget.com/whatis/definition/logic-gate-AND-OR-XOR-NOT-NAND-NOR-and-XNOR What is logic gate (AND, OR, XOR, NOT, NAND, NOR and XNOR)? Definition from TechTarget]. ''WhatIs.com''.</ref> Gerbang logika terutama diimplementasikan secara elektronis menggunakan [[diode]] atau [[transistor]], akan tetapi dapat pula dibangun menggunakan susunan komponen-komponen yang memanfaatkan sifat-sifat [[elektromagnetik]] (''relay''), [[cairan]], [[optik]] dan bahkan [[mesin|mekanik]]. | ||
== Gerbang elektronika == | == Gerbang elektronika == | ||
| Baris 5: | Baris 5: | ||
== Jenis-jenis gerbang logika == | == Jenis-jenis gerbang logika == | ||
{| | |||
|- valign="top" | |||
!rowspan="2" | Nama | |||
!rowspan="2" | Fungsi | |||
!colspan="3" | Lambang dalam rangkaian | |||
!rowspan="2" | Tabel kebenaran | |||
|- | |||
!IEC 60617-12 | |||
!US-Norm | |||
!DIN 40700 (sebelum 1976) | |||
|- | |||
|'''[[Gerbang-AND]]'''(AND) | |||
|<math>Y = A \wedge B</math><math>Y = A\cdot B</math><math>Y = A\,B</math> | |||
| | |||
| | |||
| | |||
|align="center"| | |||
{| cellspacing="0" border="1" style="text-align:center;" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | B !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 0 || 0 | |||
|- | |||
| 0 || 1 || 0 | |||
|- | |||
| 1 || 0 || 0 | |||
|- | |||
| 1 || 1 || 1 | |||
|} | |||
|- | |||
|- | |||
|'''[[Gerbang-OR]]'''(OR) | |'''[[Gerbang-OR]]'''(OR) | ||
|<math>Y = A \vee B</math><math>Y = A + B\!</math> | |<math>Y = A \vee B</math><math>Y = A + B\!</math> | ||
| Baris 14: | Baris 43: | ||
| | | | ||
|align="center"| | |align="center"| | ||
{| cellspacing="0" border="1" style="text-align:center" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | B !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 0 || 0 | |||
|- | |||
| 0 || 1 || 1 | |||
|- | |||
| 1 || 0 || 1 | |||
|- | |||
| 1 || 1 || 1 | |||
|} | |||
|- | |||
|'''[[Gerbang-NOT]]'''(NOT, Gerbang-komplemen, Pembalik(''Inverter'')) | |'''[[Gerbang-NOT]]'''(NOT, Gerbang-komplemen, Pembalik(''Inverter'')) | ||
|<math>Y = \overline{A}</math><math>Y = \neg A</math> | |<math>Y = \overline{A}</math><math>Y = \neg A</math> | ||
| Baris 22: | Baris 63: | ||
| | | | ||
|align="center"| | |align="center"| | ||
{| cellspacing="0" border="1" style="text-align:center" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 1 | |||
|- | |||
| 1 || 0 | |||
|} | |||
|- | |||
|'''[[Gerbang-NAND]]'''(Not-AND) | |'''[[Gerbang-NAND]]'''(Not-AND) | ||
|<math>Y = \overline{A \wedge B}</math><math>Y = A \overline{\wedge} B</math><math>Y = \overline{A\,B}</math> | |<math>Y = \overline{A \wedge B}</math><math>Y = A \overline{\wedge} B</math><math>Y = \overline{A\,B}</math> | ||
| Baris 30: | Baris 78: | ||
| | | | ||
|align="center"| | |align="center"| | ||
{| cellspacing="0" border="1" style="text-align:center" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | B !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 0 || 1 | |||
|- | |||
| 0 || 1 || 1 | |||
|- | |||
| 1 || 0 || 1 | |||
|- | |||
| 1 || 1 || 0 | |||
|} | |||
|- | |||
|'''[[Gerbang-NOR]]'''(Not-OR) | |'''[[Gerbang-NOR]]'''(Not-OR) | ||
|<math>Y = \overline{A \vee B}</math><math>Y = A \overline{\vee} B</math><math>Y = \overline{A + B}</math> | |<math>Y = \overline{A \vee B}</math><math>Y = A \overline{\vee} B</math><math>Y = \overline{A + B}</math> | ||
| Baris 38: | Baris 97: | ||
| | | | ||
|align="center"| | |align="center"| | ||
{| cellspacing="0" border="1" style="text-align:center" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | B !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 0 || 1 | |||
|- | |||
| 0 || 1 || 0 | |||
|- | |||
| 1 || 0 || 0 | |||
|- | |||
| 1 || 1 || 0 | |||
|} | |||
|- | |||
|'''[[Gerbang-XOR]]'''(Antivalen, Exclusive-OR) | |'''[[Gerbang-XOR]]'''(Antivalen, Exclusive-OR) | ||
| <math>Y = A \,\underline{\lor}\, B</math><math>Y = A \oplus B</math> | | <math>Y = A \,\underline{\lor}\, B</math><math>Y = A \oplus B</math> | ||
| Baris 46: | Baris 116: | ||
|atau | |atau | ||
|align="center"| | |align="center"| | ||
{| cellspacing="0" border="1" style="text-align:center" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | B !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 0 || 0 | |||
|- | |||
| 0 || 1 || 1 | |||
|- | |||
| 1 || 0 || 1 | |||
|- | |||
| 1 || 1 || 0 | |||
|} | |||
|- | |||
|'''[[Gerbang-XNOR]]'''(Ekuivalen, Not-Exclusive-OR) | |'''[[Gerbang-XNOR]]'''(Ekuivalen, Not-Exclusive-OR) | ||
|<math>Y = \overline{A \,\underline{\lor}\, B}</math><math>Y = A \,\overline{\underline{\lor}}\, B</math><math>Y = \overline{A \oplus B}</math> | |<math>Y = \overline{A \,\underline{\lor}\, B}</math><math>Y = A \,\overline{\underline{\lor}}\, B</math><math>Y = \overline{A \oplus B}</math> | ||
| Baris 54: | Baris 135: | ||
|atau | |atau | ||
|align="center"| | |align="center"| | ||
{| cellspacing="0" border="1" style="text-align:center" | |||
|- | |||
! style="padding:0 .5em;" | A !! style="padding:0 .5em;" | B !! style="padding:0 .5em;" | Y | |||
|- | |||
| 0 || 0 || 1 | |||
|- | |||
| 0 || 1 || 0 | |||
|- | |||
| 1 || 0 || 0 | |||
|- | |||
| 1 || 1 || 1 | |||
|} | |||
|} | |||
== Lihat pula == | == Lihat pula == | ||
| Baris 60: | Baris 153: | ||
* [[Komponen]] [[Elektronika]] | * [[Komponen]] [[Elektronika]] | ||
* [[Logika pass-transistor]] | * [[Logika pass-transistor]] | ||
== Pranala luar == | == Pranala luar == | ||
| Baris 75: | Baris 165: | ||
* Brown, Stephen D. et al., ''Field-Programmable Gate Arrays'' (1992), Kluwer Academic Publishers, Boston, MA. | * Brown, Stephen D. et al., ''Field-Programmable Gate Arrays'' (1992), Kluwer Academic Publishers, Boston, MA. | ||
== Referensi == | |||
<references /> | |||
== Sumber dan atribusi == | == Sumber dan atribusi == | ||
Konten artikel ini diadaptasi dari [https://id.wikipedia.org/w/index.php?title=Gerbang+logika&oldid=28010242 Wikipedia bahasa Indonesia], revisi 28010242 (2025-10-16T08:58:39Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku. | Konten artikel ini diadaptasi dari [https://id.wikipedia.org/w/index.php?title=Gerbang+logika&oldid=28010242 Wikipedia bahasa Indonesia], revisi 28010242 (2025-10-16T08:58:39Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku. | ||
<!-- WIKI_UNISSULA_PRESENTATION_V4 --> | |||
Revisi terkini sejak 24 Agustus 2026 23.12
Gerbang logika atau gerbang logik adalah suatu entitas dalam elektronika dan matematika Boolean yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal keluaran logik.[1] Gerbang logika terutama diimplementasikan secara elektronis menggunakan diode atau transistor, akan tetapi dapat pula dibangun menggunakan susunan komponen-komponen yang memanfaatkan sifat-sifat elektromagnetik (relay), cairan, optik dan bahkan mekanik.
Gerbang elektronika
Untuk membangun sistem logika yang berfungsi secara penuh, relay, tabung hampa, atau transistor dapat digunakan. Contoh gerbang logika yaitu logika resistor-transistor (resistor-transistor logic / RTL), logika diode–transistor (diode-transistor logic / DTL), logika transistor-transistor (transistor-transistor logic / TTL), dan logika complementary metal–oxide–semiconductor (CMOS).
Jenis-jenis gerbang logika
| Nama | Fungsi | Lambang dalam rangkaian | Tabel kebenaran | |||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| IEC 60617-12 | US-Norm | DIN 40700 (sebelum 1976) | ||||||||||||||||||
| Gerbang-AND(AND) |
| |||||||||||||||||||
| Gerbang-OR(OR) |
| |||||||||||||||||||
| Gerbang-NOT(NOT, Gerbang-komplemen, Pembalik(Inverter)) |
| |||||||||||||||||||
| Gerbang-NAND(Not-AND) |
| |||||||||||||||||||
| Gerbang-NOR(Not-OR) |
| |||||||||||||||||||
| Gerbang-XOR(Antivalen, Exclusive-OR) | atau |
| ||||||||||||||||||
| Gerbang-XNOR(Ekuivalen, Not-Exclusive-OR) | atau |
| ||||||||||||||||||
Lihat pula
Pranala luar
- Symbols for logic gates . Twenty First Century Books, Breckenridge, CO.
- Tesla's invention of the AND logic gate . Twenty First Century Books, Breckenridge, CO.
- Wireless Remote Control and the Electronic Computer Logic logic elements
- LEGO Logic Gates . goldfish.org.uk, 2005.
Pustaka
- Awschalom, D., D. Loss, and N. Samarth, Semiconductor Spintronics and Quantum Computation (2002), Springer-Verlag, Berlin, Germany.
- Bostock, Geoff, Programmable Logic Devices. Technology and Applications (1988), McGraw-Hill, New York, NY.
- Brown, Stephen D. et al., Field-Programmable Gate Arrays (1992), Kluwer Academic Publishers, Boston, MA.
Referensi
Sumber dan atribusi
Konten artikel ini diadaptasi dari Wikipedia bahasa Indonesia, revisi 28010242 (2025-10-16T08:58:39Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku.