OpenRISC: Perbedaan antara revisi
Impor teks terkontrol dari Wikipedia bahasa Indonesia; revisi 26155233; atribusi sumber disertakan. |
Presentation V4: sitasi, referensi, Math, Wikimedia Commons, dan atribusi |
||
| Baris 1: | Baris 1: | ||
'''OpenRISC''' adalah proyek pengembangan [[perangkat keras sumber terbuka]] berdasarkan Unit Pemroses Sentral ([[Bahasa Inggris]]: ; CPU) yang menggunakan pripsip [[RISC|komputer set instruksi sederhana]] (; RISC). Perangkat lunak ini menggunakan [[Set instruksi|arsitektur set instruksi]] yang menggunakan [[lisensi sumber terbuka]]. Proyek ini awalnya adalah proyek unggulan dari komunitas [[OpenCores]]. | '''OpenRISC''' adalah proyek pengembangan [[perangkat keras sumber terbuka]] berdasarkan Unit Pemroses Sentral ([[Bahasa Inggris]]: ; CPU) yang menggunakan pripsip [[RISC|komputer set instruksi sederhana]] (; RISC). Perangkat lunak ini menggunakan [[Set instruksi|arsitektur set instruksi]] yang menggunakan [[lisensi sumber terbuka]]. Proyek ini awalnya adalah proyek unggulan dari komunitas [[OpenCores]]. | ||
Deskripsi arsitektur pertama untuk OpenRISC 1000 ("OR1k") mendeskripsikan keluarga prosesor 32-bit dan 64-bit dengan opsi dukungan [[aritmetika titik kambang]] dan [[prosesor vektor]]. Implementasi OpenRISC 1200 dari spesifikasi tersebut didesain oleh Damjan Lampret pada tahun 2000 yang ditulis dengan [[bahasa deksripsi perangkat keras]] (; HDL) [[Verilog]]. | Deskripsi arsitektur pertama untuk OpenRISC 1000 ("OR1k") mendeskripsikan keluarga prosesor 32-bit dan 64-bit dengan opsi dukungan [[aritmetika titik kambang]] dan [[prosesor vektor]].<ref>[https://openrisc.io/architecture Architecture - OpenRISC]. ''OpenRisc.io''.</ref> Implementasi OpenRISC 1200 dari spesifikasi tersebut didesain oleh Damjan Lampret pada tahun 2000 yang ditulis dengan [[bahasa deksripsi perangkat keras]] (; HDL) [[Verilog]].<ref>Peter Clarke. [https://www.eetimes.com/document.asp?doc_id=1214097 Free 32-bit processor core hits the Net]. ''Electronic Engineering Times (EE Times)''. AspenCore Media. 2000-02-28.</ref> | ||
Implementasi mor1kx selanjutnya memiliki keunggulan dibandingkan dengan OR1200 didesain oleh Julius Baxter dan juga ditulis dengan Verilog. | Implementasi mor1kx selanjutnya memiliki keunggulan dibandingkan dengan OR1200<ref>[https://openrisc.io/implementations#mor1kx Implementations - OpenRISC]. ''OpenRisc.io''.</ref> didesain oleh Julius Baxter dan juga ditulis dengan Verilog. | ||
Tambahan simulator perangkat lunak tersedia dengan implementasi spesifikasi OR1k. | Tambahan simulator perangkat lunak tersedia<ref>[https://openrisc.io/implementations#system-simulators Implementations - OpenRISC]. ''OpenRisc.io''.</ref> dengan implementasi spesifikasi OR1k. | ||
Desain perangkat lunak dirilis dengan [[Lisensi Publik Sedikit Kurang Umum GNU]] (LGPL). Sementara itu, model dan [[perangkat tegar]] dirilis dengan [[Lisensi Publik Umum GNU]] (GPL). | Desain perangkat lunak dirilis dengan [[Lisensi Publik Sedikit Kurang Umum GNU]] (LGPL). Sementara itu, model dan [[perangkat tegar]] dirilis dengan [[Lisensi Publik Umum GNU]] (GPL). | ||
Terdapat produk referensi terhadap implementasi ''[[system on a chip]]'' (SoC) berdasarkan OpenRISC 1200 yang dinamai ''OpenRISC Reference Platform System-on-Chip'' (ORPSoC). Beberapa grup telah mendemonstrasikan bahwa desain berdasarkan OR 1200, termasuk ORPSoC dapat berjalan pada ''[[FPGA|field-programmable gate arrays]]'' (FPGA). Bahkan, terdapat beberapa produk turunan komersial yang telah diproduksi. | Terdapat produk referensi terhadap implementasi ''[[system on a chip]]'' (SoC) berdasarkan OpenRISC 1200 yang dinamai ''OpenRISC Reference Platform System-on-Chip'' (ORPSoC). Beberapa grup telah mendemonstrasikan bahwa desain berdasarkan OR 1200, termasuk ORPSoC dapat berjalan pada ''[[FPGA|field-programmable gate arrays]]'' (FPGA).<ref>Patrick Pelgrims. [http://emsys.denayer.wenk.be/empro/openrisc-HW-tutorial-Xilinx.pdf Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGAs]. ''De Nayer Instituut''. 2004.</ref><ref>Xiang Li. [http://www.olivercamel.com/post/master_thesis.html Open source embedded platform based on OpenRISC and DE2-70]. KTH Royal Institute of Technology (KTH), Sweden.</ref> Bahkan, terdapat beberapa produk turunan komersial yang telah diproduksi. | ||
Desain SoC selanjutnya yang berdasarkan implementasi CPU OpenRISC 1000 adalah minSoC, OpTiMSoC, dan MiSoC. | Desain SoC selanjutnya yang berdasarkan implementasi CPU OpenRISC 1000 adalah minSoC, OpTiMSoC, dan MiSoC.<ref>[https://openrisc.io/soc System-on-Chip - OpenRISC]. ''OpenRisc.io''.</ref> | ||
== Set instruksi == | == Set instruksi == | ||
| Baris 21: | Baris 21: | ||
==Dukungan rantai alat== | ==Dukungan rantai alat== | ||
Komunitas OpenRISC telah mem-porting [[rantai alat GNU]] ke OpenRISC untuk mendukung pengembangan [[bahasa pemrograman]] [[C (bahasa pemrograman)|C]] dan [[C++]]. Dengan menggunakan [[rantai alat]] tersebut, [[pustaka (perangkat lunak)|pustaka]] seperti [[newlib]], [[uClibc]], [[musl]], dan [[glibc]] telah diporting ke prosesor ini. Dynalith menyediakan OpenIDEA, [[lingkungan pengembangan terpadu]] grafis yang dikembangkan berdasarkan rantai alat tersebut. Sebuah proyek untuk memporting [[LLVM]] ke arsitektur OpenRISC 1000 dimulai sejak awal 2012. [[GNU Compiler Collection|GCC]] 9 dirilis dengan dukungan OpenRISC. | Komunitas OpenRISC telah mem-porting [[rantai alat GNU]] ke OpenRISC untuk mendukung pengembangan [[bahasa pemrograman]] [[C (bahasa pemrograman)|C]] dan [[C++]]. Dengan menggunakan [[rantai alat]] tersebut, [[pustaka (perangkat lunak)|pustaka]] seperti [[newlib]], [[uClibc]], [[musl]], dan [[glibc]] telah diporting ke prosesor ini. Dynalith menyediakan OpenIDEA, [[lingkungan pengembangan terpadu]] grafis yang dikembangkan berdasarkan rantai alat tersebut. Sebuah proyek untuk memporting [[LLVM]] ke arsitektur OpenRISC 1000 dimulai sejak awal 2012.<ref>[https://github.com/openrisc/llvm-or1k llvm-or1k]. ''GitHub''. 2018-04-06.</ref> [[GNU Compiler Collection|GCC]] 9 dirilis dengan dukungan OpenRISC.<ref>[https://gcc.gnu.org/gcc-9/changes.html#or1k GCC 9 changelog]. GNU.</ref> | ||
Proyek OR1K menyediakan [[simulator set instruksi]], yaitu or1ksim. Implementasi tertinggi, OR1200, adalah sebuah model ''[[register-transfer level]]'' (RTL) dengan Verilog HDL, dengan model siklus akurat berdasarkan [[SystemC]] dapat dibuat pada ORPSoC. Model kecepatan tinggi dari OpenRISC 1200 juga tersedia melalui inisiatif ''Open Virtual Platforms'' (OVP) (lihat [[OVPsim]]), yang diatur oleh Imperas. | Proyek OR1K menyediakan [[simulator set instruksi]], yaitu or1ksim. Implementasi tertinggi, OR1200, adalah sebuah model ''[[register-transfer level]]'' (RTL) dengan Verilog HDL, dengan model siklus akurat berdasarkan [[SystemC]] dapat dibuat pada ORPSoC. Model kecepatan tinggi dari OpenRISC 1200 juga tersedia melalui inisiatif ''Open Virtual Platforms'' (OVP) (lihat [[OVPsim]]), yang diatur oleh Imperas. | ||
==Dukungan sistem operasi== | ==Dukungan sistem operasi== | ||
===Dukungan Linux=== | ===Dukungan Linux=== | ||
[[Kernel Linux]] mendapatkan dukungan untuk OpenRISC pada versi 3.1. Implementasi pada dukungan ini adalah versi keluarga OpenRISC 1000 (or1k) 32-bit. | [[Kernel Linux]] mendapatkan dukungan untuk OpenRISC pada versi 3.1.<ref>[https://git.kernel.org/?p=linux/kernel/git/torvalds/linux-2.6.git;a=tree;f=arch/openrisc;hb=HEAD git.kernel.org - linux/kernel/git/torvalds/linux-2.6.git/tree - arch/openrisc/]. git.kernel.org.</ref> Implementasi pada dukungan ini adalah versi keluarga OpenRISC 1000 (or1k) 32-bit.<ref>[http://kernelnewbies.org/Linux_3.1#head-37c60fa1253db74ce7d224718a71f5836bd5be09 Linux 3.1]. ''Kernel Newbies''.</ref> | ||
===Dukungan RTOS=== | ===Dukungan RTOS=== | ||
| Baris 34: | Baris 33: | ||
==Dukungan QEMU== | ==Dukungan QEMU== | ||
Sejak versi 1.2, [[QEMU]] mendukung emulasi platform OpenRISC. | Sejak versi 1.2, [[QEMU]] mendukung emulasi platform OpenRISC.<ref>[http://wiki.qemu.org/ChangeLog/1.2 QEMU Changelog 1.2]. ''QEMU Wiki''.</ref> | ||
== Pranala luar == | == Pranala luar == | ||
* | * | ||
* [http://jolt.law.harvard.edu/articles/pdf/v25/25HarvJLTech131.pdf Open Source Semiconductor Core Licensing, 25 Harvard Journal of Law & Technology 131 (2011)] Artikel yang membahas aturan, teknologi, dan bisnis dari inti semikonduktor sumber terbuka. | * [http://jolt.law.harvard.edu/articles/pdf/v25/25HarvJLTech131.pdf Open Source Semiconductor Core Licensing, 25 Harvard Journal of Law & Technology 131 (2011)] Artikel yang membahas aturan, teknologi, dan bisnis dari inti semikonduktor sumber terbuka. | ||
* [http://www.beyondsemi.com/ Beyond Semiconductor] commercial [[Manufaktur fabless|perusahaan semikonduktor fables]] komersial yang didirikan oleh pengembang OpenRISC. | * [http://www.beyondsemi.com/ Beyond Semiconductor] commercial [[Manufaktur fabless|perusahaan semikonduktor fables]] komersial yang didirikan oleh pengembang OpenRISC. | ||
| Baris 51: | Baris 47: | ||
* , emulator OpenRISC 1000 dengan JavaScript. | * , emulator OpenRISC 1000 dengan JavaScript. | ||
== Referensi == | |||
<references /> | |||
== Sumber dan atribusi == | == Sumber dan atribusi == | ||
Konten artikel ini diadaptasi dari [https://id.wikipedia.org/w/index.php?title=OpenRISC&oldid=26155233 Wikipedia bahasa Indonesia], revisi 26155233 (2024-08-11T04:31:03Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku. | Konten artikel ini diadaptasi dari [https://id.wikipedia.org/w/index.php?title=OpenRISC&oldid=26155233 Wikipedia bahasa Indonesia], revisi 26155233 (2024-08-11T04:31:03Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku. | ||
<!-- WIKI_UNISSULA_PRESENTATION_V4 --> | |||
Revisi terkini sejak 23 Agustus 2026 17.57
OpenRISC adalah proyek pengembangan perangkat keras sumber terbuka berdasarkan Unit Pemroses Sentral (Bahasa Inggris: ; CPU) yang menggunakan pripsip komputer set instruksi sederhana (; RISC). Perangkat lunak ini menggunakan arsitektur set instruksi yang menggunakan lisensi sumber terbuka. Proyek ini awalnya adalah proyek unggulan dari komunitas OpenCores.
Deskripsi arsitektur pertama untuk OpenRISC 1000 ("OR1k") mendeskripsikan keluarga prosesor 32-bit dan 64-bit dengan opsi dukungan aritmetika titik kambang dan prosesor vektor.[1] Implementasi OpenRISC 1200 dari spesifikasi tersebut didesain oleh Damjan Lampret pada tahun 2000 yang ditulis dengan bahasa deksripsi perangkat keras (; HDL) Verilog.[2]
Implementasi mor1kx selanjutnya memiliki keunggulan dibandingkan dengan OR1200[3] didesain oleh Julius Baxter dan juga ditulis dengan Verilog.
Tambahan simulator perangkat lunak tersedia[4] dengan implementasi spesifikasi OR1k.
Desain perangkat lunak dirilis dengan Lisensi Publik Sedikit Kurang Umum GNU (LGPL). Sementara itu, model dan perangkat tegar dirilis dengan Lisensi Publik Umum GNU (GPL).
Terdapat produk referensi terhadap implementasi system on a chip (SoC) berdasarkan OpenRISC 1200 yang dinamai OpenRISC Reference Platform System-on-Chip (ORPSoC). Beberapa grup telah mendemonstrasikan bahwa desain berdasarkan OR 1200, termasuk ORPSoC dapat berjalan pada field-programmable gate arrays (FPGA).[5][6] Bahkan, terdapat beberapa produk turunan komersial yang telah diproduksi.
Desain SoC selanjutnya yang berdasarkan implementasi CPU OpenRISC 1000 adalah minSoC, OpTiMSoC, dan MiSoC.[7]
Set instruksi
Set instruksi yang digunakan pada spesifikasi OpenRISC adalah arsitektur RISC tradisional yang cukup sederhana, mirip dengan MIPS. Set instruksi tersebut menggunakan arsitektur penyimpanan beban 3-operan, dengan 16 atau 32 register tujuan umum dan panjang instruksi tetap 32-bit. Sebagian besar set instruksi identik antara spesifikasi versi 32 dan 64-bit. perbedaan utamanya adalah lebar register (32 atau 64 bit) dan tata letak tabel halaman.
Spesifikasi OpenRISC mencakup semua fitur yang umum pada prosesor desktop dan server modern: mode supervisor dan sistem memori virtual, kontrol baca, tulis, dan eksekusi opsional untuk halaman memori, dan instruksi untuk sinkronisasi dan penanganan interupsi antara beberapa prosesor.
Fitur penting lainnya adalah serangkaian instruksi tunggal, banyak data (; SIMD) yang ditujukan untuk pemrosesan sinyal digital.
Dukungan rantai alat
Komunitas OpenRISC telah mem-porting rantai alat GNU ke OpenRISC untuk mendukung pengembangan bahasa pemrograman C dan C++. Dengan menggunakan rantai alat tersebut, pustaka seperti newlib, uClibc, musl, dan glibc telah diporting ke prosesor ini. Dynalith menyediakan OpenIDEA, lingkungan pengembangan terpadu grafis yang dikembangkan berdasarkan rantai alat tersebut. Sebuah proyek untuk memporting LLVM ke arsitektur OpenRISC 1000 dimulai sejak awal 2012.[8] GCC 9 dirilis dengan dukungan OpenRISC.[9]
Proyek OR1K menyediakan simulator set instruksi, yaitu or1ksim. Implementasi tertinggi, OR1200, adalah sebuah model register-transfer level (RTL) dengan Verilog HDL, dengan model siklus akurat berdasarkan SystemC dapat dibuat pada ORPSoC. Model kecepatan tinggi dari OpenRISC 1200 juga tersedia melalui inisiatif Open Virtual Platforms (OVP) (lihat OVPsim), yang diatur oleh Imperas.
Dukungan sistem operasi
Dukungan Linux
Kernel Linux mendapatkan dukungan untuk OpenRISC pada versi 3.1.[10] Implementasi pada dukungan ini adalah versi keluarga OpenRISC 1000 (or1k) 32-bit.[11]
Dukungan RTOS
Beberapa sistem operasi waktu nyata (real-time operating system; RTOS) telah di-porting ke OpenRISC, termasuk NuttX, RTEMS, FreeRTOS, dan eCos.
Dukungan QEMU
Sejak versi 1.2, QEMU mendukung emulasi platform OpenRISC.[12]
Pranala luar
- Open Source Semiconductor Core Licensing, 25 Harvard Journal of Law & Technology 131 (2011) Artikel yang membahas aturan, teknologi, dan bisnis dari inti semikonduktor sumber terbuka.
- Beyond Semiconductor commercial perusahaan semikonduktor fables komersial yang didirikan oleh pengembang OpenRISC.
- Dynalith Systems situs web perusahaan.
- Imperas situs web perusahaan.
- Flex situs web perusahaan.
- Jennic situs web perusahaan.
- Eetimes article
- OpenRISC tutorial
- , emulator OpenRISC 1000 dengan JavaScript.
Referensi
- ↑ Architecture - OpenRISC. OpenRisc.io.
- ↑ Peter Clarke. Free 32-bit processor core hits the Net. Electronic Engineering Times (EE Times). AspenCore Media. 2000-02-28.
- ↑ Implementations - OpenRISC. OpenRisc.io.
- ↑ Implementations - OpenRISC. OpenRisc.io.
- ↑ Patrick Pelgrims. Basic Custom OpenRISC System Hardware Tutorial: Embedded system design based upon Soft- and Hardcore FPGAs. De Nayer Instituut. 2004.
- ↑ Xiang Li. Open source embedded platform based on OpenRISC and DE2-70. KTH Royal Institute of Technology (KTH), Sweden.
- ↑ System-on-Chip - OpenRISC. OpenRisc.io.
- ↑ llvm-or1k. GitHub. 2018-04-06.
- ↑ GCC 9 changelog. GNU.
- ↑ git.kernel.org - linux/kernel/git/torvalds/linux-2.6.git/tree - arch/openrisc/. git.kernel.org.
- ↑ Linux 3.1. Kernel Newbies.
- ↑ QEMU Changelog 1.2. QEMU Wiki.
Sumber dan atribusi
Konten artikel ini diadaptasi dari Wikipedia bahasa Indonesia, revisi 26155233 (2024-08-11T04:31:03Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku.