Protokol MERSI
Protokol MERSI adalah protokol koherensi tembolok dan koherensi memori yang digunakan pada arsitektur PowerPC G4. Protokol ini mendefinisikan lima keadaan (state) garis tembolok, yaitu Modified (M), Exclusive (E), Recent (R), Shared (S), dan Invalid (I).
Keadaan M, E, S, dan I memiliki makna yang sama seperti pada protokol MESI. Keadaan R mirip dengan keadaan E karena menunjukkan bahwa hanya terdapat satu salinan data yang bersih dan valid dalam sistem. Perbedaannya terletak pada mekanisme transisi, di mana pada keadaan R prosesor harus terlebih dahulu meminta kepemilikan garis cache sebelum dapat memodifikasinya dan berpindah ke keadaan M. Pada protokol MESI dan MERSI, transisi dari keadaan E ke M dapat terjadi secara diam-diam (silent transition), tanpa komunikasi tambahan dengan subsistem koherensi.[1]
Untuk setiap pasangan cache, kombinasi keadaan yang diperbolehkan bagi suatu garis cache ditentukan oleh aturan koherensi yang diterapkan oleh protokol MERSI.
| M | E | R | S | I | |
|---|---|---|---|---|---|
| M | |||||
| E | |||||
| R | |||||
| S | |||||
| I |
Referensi
- ↑ C. Nicoletta. A 450-MHz RISC microprocessor with enhanced instruction set and copper interconnect. IEEE Journal of Solid-State Circuits. November 1999. Vol. 34 (11). hlm. 1478–1491. doi:10.1109/4.799852.
Sumber dan atribusi
Konten artikel ini diadaptasi dari Wikipedia bahasa Indonesia, revisi 29578681 (2026-08-14T20:02:51Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku.