Proses 7 nm

Pada bidang manufaktur semikonduktor, dalam Peta Jalan Perangkat dan Sistem Internasional mendefinisikan proses 7 nm adalah generasi lanjutan dari teknologi MOSFET proses 10 nm. Proses ini didasarkan pada teknologi FinFET (fin field-effect transistor), sejenis teknologi MOSFET multi-gerbang.

Taiwan Semiconductor Manufacturing Company (TSMC) memulai produksi chip memori SRAM 256 Mbit menggunakan proses 7 nm yang disebut N7 pada Juni 2016, kemudian Samsung memulai produksi massal proses 7 nm mereka yang disebut perangkat 7LPP pada tahun 2018. Produk awal untuk teknologi prosesor 7 nm adalah Apple A12 Bionic, dirilis pada acara Apple September 2018. Meskipun Huawei mengumumkan prosesor 7 nm (Kirin 980) miliknya sendiri sebelum Apple A12 Bionic, pada 31 Agustus 2018, tetapi Apple A12 Bionic dirilis di pasarkan massal lebih awal. Kedua chip tersebut diproduksi oleh TSMC.

Pada tahun 2017 AMD merilis prosesor "Roma" (EPYC 2) untuk aplikasi server dan pusat data, yang didasarkan pada proses N7 TSMC dengan fitur 64 inti dan 128 utas. Mereka juga merilis prosesor desktop konsumen "Matisse" dengan fitur 16 inti dan 32 utas. Namun, cetakan I/O pada modul multi-chip Roma (MCM) dibuat dengan proses 14 nm (14HP) oleh GlobalFoundries, sementara cetakan I/O Matisse menggunakan proses 12 nm (12LP+) GlobalFoundries. Seri Radeon RX 5000 juga didasarkan pada proses N7 TSMC.

Proses node 7 nm dan proses offering

	Samsung		TSMC				Intel	SMIC
Process name	7LPP	6LPP	N7	N7P	N7+	N6	Intel 7 (10 nm)	N+1 (>7 nm)	N+2 (7 nm)	7 nm EUV
Transistor density (MTr/mm2)	95.08–100.59		91.2–96.5		113.9	114.2	100.76–106.1 60.41	89
SRAM bit-cell size	0.0262 μm2		0.027 μm2				0.0312 μm2
Transistor gate pitch	54 nm		57 nm				54 nm		63 nm
Transistor fin pitch	27 nm		N/A				34 nm
Transistor fin height			N/A				53 nm
Minimum (metal) pitch	46 nm		40 nm				40 nm		42 nm
EUV implementation	36 nm pitch metal; 20% of total layer set		None, used self-aligned quad patterning (SAQP) instead		4 layers	5 layers	None. Relied on SAQP heavily	None	None	Yes (after N+2)
EUV-limited wafer output	1500 wafers/day		N/A		~ 1000 wafers/day		N/A
Multipatterning (≥ 2 masks on a layer)	Fins Gate Vias (double-patterned) Metal 1 (triple-patterned) 44 nm pitch metal (quad-patterned)		Fins Gate Contacts/vias (quad-patterned) Lowest 10 metal layers		Same as N7, with reduction on 4 EUV layers	Same as N7, with reduction on 5 EUV layers		multipatterning with DUV	multipatterning with DUV
Release status	2019 production		2018 production			2020 production

Lihat pula

• International Technology Roadmap for Semiconductors
• Fabrikasi semikonduktor
• Fotolitografi
• Litografi ultraviolet ekstrem
• Litografi rendam
• ASML Holding pemasok sistem fotolitografi terbesar, terutama untuk industri semikonduktor.
• SEMI — The semiconductor industry trade association
• Electronic design automation
• Fab
• Foundry
• GDS-II
• OASIS
• Taiwan Semiconductor Manufacturing Company TSMC
• Applied Materials
• KLA Corporation
• Lam Research
• Tokyo Electron
• GlobalFoundries
• United Microelectronics Corporation
• Semiconductor Manufacturing International Corporation
• Shanghai Micro Electronics Equipment
• Sirkuit terpadu
• Mikroprosesor
• Unit Pemroses Sentral
• MOSFET
• Transistor
• Semikonduktor
• Nanometer

Pranala luar

• 7 nm lithography process

Sumber dan atribusi

Konten artikel ini diadaptasi dari Wikipedia bahasa Indonesia, revisi 29454921 (2026-07-13T23:50:47Z), yang tersedia berdasarkan lisensi Creative Commons Atribusi-BerbagiSerupa (CC BY-SA). Mohon gunakan konten ini secara bijak serta sesuai dengan ketentuan lisensi yang berlaku.